Порядок выполнения программы процессором

Рассмотрим упрощенную схему выполнения процессором машинных команд программы. Эта схема на логическом уровне адекватна реальной работе процес- сора. Отличие состоит в том, что в реальном процессоре с помощью различных

технических приемов организуется параллельное, то есть одновременное выпол- нение нескольких этапов одной и той же команды или нескольких последова- тельных команд программы, за счет чего добиваются значительного ускорения работы процессора (см.

Перед запуском программы на выполнение операционная система автоматиче- ски записывает в регистр сs адрес сегмента кода, который, как указывалось ранее, содержит код выполняющейся программы. Допустим, что операционная система занесла в регистр сs код 100016. Первые 25610 байтов сегмента кода опе- рационная система всегда занимает вспомогательной информацией. Этот участок памяти принято называть префиксом программного сегмента, часто встречается также его обозначение РSР (от program segment prefix).

На рис. 4.16, а слева изображена программная модель оперативной памяти, а спра- ва — программная модель процессора в состоянии, которое мы будем считать ис- ходным.

Как работает процессор, просто о сложном ✌

Пусть в оперативной памяти в поле с адресом 1010016 находятся коды FF С7 F416, которые мы будем рассматривать как машинную программу, а ре- гистры сs и iр содержат выбранные ранее коды 100016 и 010016 соответственно. Из всех остальных регистров процессора в данном примере нас интересует толь- ко содержимое регистра di, которое мы примем равным, например, 003A16. Рабо- ту процессора при выполнении машинной команды удобно разбить на несколько этапов.

На втором этапе работы процессора содержимое поля, начинающегося с полу- ченного оперативной памятью адреса, передается по шине данных в устройство управления процессора. Поскольку это содержимое рассматривается процессо- ром как код машинной команды, возникает вопрос: сколько байтов поля должно быть передано в устройство управления?

Мы знаем, что в системе команд про- цессора i8О86 машинная команда может иметь длину от 1 до 5 байтов. Поэтому в устройство управления передается последовательность не менее чем из 5 байтов. Код из первого байта сравнивается с возможными значениями байта префикса замены сегмента (2616, 2E16, 3616 и ЗE16). Если этот код не является префиксом, он считается байтом команды, в котором находится код операции и по которому определяется ее общая длина. В противном случае информация о длине коман- ды выбирается из следующего байта.

Затем из переданной последовательности для анализа отбирается только необходимое количество байтов, соответствую- щее длине команды.

Следует обратить внимание на то, что байты кода машинной команды передают- ся в устройство управления в том же порядке, в котором они находятся в опера- тивной памяти. Обратный порядок записи на коды машинных команд не распро- страняется. Сфера действия обратного порядка записи — это коды данных, над которыми требуется выполнять арифметические операции, коды чисел в форма- тах с фиксированной или плавающей точкой, коды, используемые для формиро- вания адресов, и т. д.

Выполнение программы процессором

Четвертый этап выполнения команды показан на рис. 4.17, а. Устройство управ- ления дешифрует команду, выделяя из ее кода все элементы, определяющие вы- полняемое действие, длину и адреса операндов. Затем в арифметико-логическое устройство передается информация об операции, которую необходимо выполнить, и по заданным в команде адресам запрашиваются операнды, которые также переда- ются в арифметико-логическое устройство. В рассматриваемом примере код FF C716 (iпс di) задает выполнение инкремента содержимого регистра di. Устройство управления настраивает арифметико-логическое устройство на выполнение ука- занного действия и организует пересылку в него операнда 003A16 из регистра di.

В рассмотренном примере операнд команды находится в регистре процессора, что значительно упрощает ее выполнение. Если операнд находится в поле опе- ративной памяти, то устройство управления сначала передает на шину адрес операнда, затем оперативная память по шине данных возвращает в арифметико- логическое устройство код запрошенного операнда. Очевидно, что эти допол- нительные действия значительно снижают скорость выполнения команды по сравнению с вариантом, когда операнд находится в регистре процессора. Поэто- му следует всегда, когда это возможно, использовать регистровую или непосред- ственную адресацию и как можно реже обращаться за операндами в оператив- ную память.

На рис. 4.18 представлена рассмотренная последовательность этапов выполне- ния машинной команды процессором. Эта последовательность этапов работы про- цессора в точности повторяется в ходе выполнения следующей машинной коман- ды. По адресу, определяемому указателем из пары регистров сs:iр, из оперативной памяти в устройство управления выбирается машинная команда.

Команда дешиф- руется, определятся ее длина и соответствующим образом увеличивается содер- жимое регистра iр. После этого команда выполняется и результаты ее выполнения заносятся в заданное место хранения. Этот циклический процесс выполнения машинных команд обрывается при поступлении в процессор команды остановки с кодом F416. В данном примере она попадает в процессор уже на втором шаге.

Источник: lawbooks.news

Билет 46.Технология выполнения программы в ПК

Вычислительный процесс должен быть предварительно представлен для ПК в виде программы – последовательности инструкций (команд), записанных в порядке выполнения. В процессе выполнения программы ПК выбирает очередную команду, расшифровывает ее, определяет, какие действия и над какими операндами следует выполнить. Эту функцию осуществляет УУ (устройство управления). Оно же помещает выбранные из ЗУ(запимин.устр-во) операнды в АЛУ(арифметико-логическое устр-во), где они и обрабатываются. Само АЛУ работает под управлением УУ.

1.С помощью внешнего устройства в память компьютера вводится программа.

2.Устройство управления считывает содержимое ячейки памяти, где находится первая инструкция (команда) программы и организует ее выполнение. Команда может задавать:

*выполнение логических или арифметических операций;

*чтение из памяти данных для выполнения арифметических или логических операций;

*запись результатов в память;

*ввод данных из внешнего устройства в память;

*вывод данных из памяти на внешнее устройство.

3.Устройство управления начинает выполнение команды из ячейки памяти, которая находится непосредственно за только что выполненной командой. Однако этот порядок может быть изменен с помощью команд передачи управления (перехода). Эти команды указывают устройству управления, что ему необходимо продолжить выполнение программы, начиная с команды, содержащейся в иной ячейки памяти.

4.Результаты выполнения программы выводятся на внешнее устройство компьютера.

При запуске прикладной программы на экране ПК появляются окна, с помощью которых пользователь управляет программой. Однако с точки зрения операционной системы пользователь запускает так называемые процессы (processes). Каждому процессу ОС выделяет часть памяти компьютера, дает доступ к центральному процессору, исполняет различные запросы процесса, например на доступ к файлу. Таким образом, основным предназначением ОС является обслуживание процессов. И все-таки ОС — не пассивный исполнитель, система активно вмешивается в то, что происходит на компьютере, управляя очередностью исполнения процессов (вытесняющая многозадачность) и регулируя доступ к различным устройствам компьютера (защита от несанкционированного доступа).

Процессор всегда выполняет только одну программу, поэтому наблюдаемая нами одновременность кажущаяся.

Понравилась статья? Добавь ее в закладку (CTRL+D) и не забудь поделиться с друзьями:

Источник: studopedia.ru

Процедура выполнения команд. Рабочий цикл процессора

Функционирование процессора в основном состоит из по­вторяющихся рабочих циклов, каждый из которых соответствует выполнению одной команды программы. Завершив рабочий цикл для текущей команды, процессор переходит к выполнению рабо­чего цикла для следующей команды программы.

На рис. 9.34 представлена схема рабочего цикла процессора. Эта схема имеет до­статочно общий характер.

Рис. 9.34. Рабочий цикл процессора

На схеме показаны варианты рабочего цикла для четырех групп команд: 1) основных (осуществляющих арифметические, логические и пересылочные операции), 2) передачи управления, 3) ввода-вывода и 4) системных (устанавливающих состояние процессора, маску прерывания, слово состояния программы и др.).

Рабочий цикл начинается с распознавания состояния про­цессора. Устанавливается, какое из альтернативных состоя­ний — Счет или Ожидание — имеет место. Далее проверяется наличие незамаскированных прерываний.

В состоянии Ожидание никакие программы не выполняются. Процессор ждет прихода запроса прерывания, после чего управ­ление переходит к соответствующей прерывающей программе, переводящей процессор в состояние Счет.

В состоянии Счет при наличии незамаскированных прерыва­ний происходят выход из нормального рабочего цикла н переход к процедуре обработки запросов прерывания.

При отсутствии в состоянии Счет запросов прерывания по­следовательно выполняются этапы рабочего цикла: выборка очередной команды и определение по коду операции команды ее группы, подготовка операндов (формирование исполнительных адресов и выборка операндов из памяти), обработка операндов в АЛУ и запоминание результата.

На этапе выборки очередной команды образуется согласно естественному порядку адрес следующей за ней команды (про­двинутый адрес), при этом содержимое счетчика команд (со­ответствующего поля ССП) увеличивается на число, равное числу байт в очередной команде. В некоторых ЭВМ формирова­ние адреса следующей команды составляет отдельный этап, завершающий рабочий цикл.

В процессе выполнения заданной командой операции форми­руется признак результата операции, используемый командами условного перехода при организации ветвлений в программах.

Указанная выше последовательность этапов составляет ос­новной вариант рабочего цикла, реализуемый при выполнении основных команд.

При выполнении команд передачи управления проверяется заданное командой (например, ее полем маски) условие. Если условие не выполняется, то следующую команду указывает продвинутый адрес, ранее установленный в СчК (регистре ССП). Если условие выполняется или имеется один из вариантов ко­манды безусловного перехода, то адрес, задаваемый командой передачи управления, передается в СчК.

Команды ввода-вывода инициируют в канале операцию об­мена информацией между ядром ЭВМ (основной памятью) и периферийным устройством. Сама эта операция выполняется каналом под управлением его собственной. программы. Поэтому на долю процессора остается только процедура опроса состояний канала и периферийного устройства — свободны ли они для операции ввода-вывода. Если свобод­ны, процессор выдает в канал информацию, необходимую для начала операции ввода-вывода. В противном случае процессор переключается в состоянии Ожидание и ждет сигнала прерыва­ния от этого канала.

Системные команды осуществляют переключение состояния процессора (программы) путем загрузки нового ССП или его части. В частности, эти команды изменяют маски прерывания, устанавливают ключи памяти и ключи защиты в ССП, реализу­ют операции прямого управления.

9.20. Принцип совмещения операций академика С. А. Лебедева. Конвейер операций

Вернемся к схеме рабочего цикла (рис. 9.34) и рассмотрим совокупность этапов цикла для основных команд (основной вариант цикла). Если эти этапы выполняются последовательно во времени, то, суммируя обозначенные на рисунке продолжи­тельности отдельных этапов, получаем время цикла

и производительность процессора, операций (команд)/с,

Pпосл = 1 / t посл = 1 / (t 1 + t 2 + t 3 + t 4 + t 5)

Во многих случаях последовательная процедура выполнения этапов цикла не обеспечивает требуемую производительность процессора.

Академик С. А. Лебедев в 1956 г. предложил повышать производительность, используя принцип совмещения во времени отдельных операций (этапов) рабочего цикла, и реализовал этот принцип в ЭВМ М-20 в форме параллельного выполнения во времени операции в АЛУ и выборки из памяти следующей ко­манды.

Пусть рабочий цикл процессора состоит из k этапов, причем 1-й этап имеет продолжительность ti, тогда при последователь­ном выполнении этапов продолжительность процедуры

и общая производительность процессора, операций/с,

Скорость работы машины может быть увеличена, если для выполнения каждого этапа иметь отдельный аппаратурный блок и соединить эти блоки в обрабатывающую линию — конвейер операций (в данном случае конвейер команд) так, чтобы резуль­тат выполнения в данном блоке некоторого этапа передавался для реализации очередного этапа на следующий блок, и т. д. (рис. 9.35).

Синхронный конвейер операций. Если конвейер работа­ет в принудительном темпе и для выполнения любого этапа выделено одно и то же время t T, (такт конвейера), то такой кон­вейер называется синхронным.

Разбиение процедуры на этапы и выбор длительности такта производятся согласно условиям

причем в силу цикличности рабочего процесса в последнем неравенстве принимаем tk+ 1 = t 1.

Если для каких-либо смежных этапов второе условие не выполняется, то их следует объединить в один этап либо наибо­лее длинный этап разбить на несколько этапов. В последнем случае заново выбирается t T и вновь проверяется условие (**).

На рис. 9.36 показана временная диаграмма выполнения команд на 5-позиционном синхронном конвейере. Одинаковыми символами помечены разные этапы рабочего цикла одной и той же команды.

После того как все позиции конвейера окажутся заполненными, параллельно во времени обрабатывается столько команд, сколько в конвейере обрабатывающих блоков (позиций).

Конвейер характеризуется коэффициентом совмещения операций, равным числу одновременно выполняемых этапов обработки информации.

Номинальная производительность синхронного конвейера при его полной загрузке

Найдем соотношение производительностей процессора при конвейерной обработке и при последовательном выполнении этапов рабочего цикла.

а из (*) и (***) получаем (*****)

В действительности рост реальной производительности про­цессора окажется ниже из-за простоев (задержек) конвейера. В процедурах выполнения некоторых команд (например, команд пересылки данных) отдельные этапы общего рабочего цикла отсутствуют, и, следовательно, простаивают отдельные блоки конвейера. Для команды условного перехода по результату пре­дыдущей операции выборка следующей команды должна быть задержана (конвейер простаивает несколько тактов), пока не будет сформирован признак результата (формируется на более позднем этапе) предыдущей операции.

Если pm — вероятность выборки команды, вызывающей за­держку конвейера на m тактов (m = 1, 2. k), то действи­тельная производительность конвейера

Рис. 9.37. Структура управляю­щего устройства процессора: БВК. — блок выборки команд; БМП — блок местной памяти; БВД — блок выборки данных; БЦУ — блок центрального управ­ления; БСА — блок, сумматора адреса; БАР — блок адреса ре­зультата: АЛБ — арифметико-логический блок; ПУ — пульт управления; УП — управляющие сигналы

Асинхронный конвейер команд. При большой зависимости продолжительности выполнения процедур отдельных этапов от типа команды и вида операндов целесообразно применение асин­хронного конвейера, в котором отсутствует единый такт работы его блоков, а информация с одного блока конвейера передается на следующий, когда данный блок закончит свою процедуру, а следующий полностью освободится от обработки предыдущей команды.

Управление передачей информации между соседними блока­ми в асинхронном конвейере осуществляется с помощью двух триггеров — готовности блока (сигнализирует о завершении операции в блоке) и освобождения последующего блока.

В качестве примера применения асинхронного конвейера ко­манд может служить процессор ЭВМ ЕС-1050, в котором реали­зован конвейер, выполняющий одновременно три команды. Рабочий цикл выполнения команды разбит на три этапа: I — выборка очередной команды, II — формирование исполнитель­ных адресов и выборка операндов, III — операция в АЛУ, фор­мирование признака результата и запись результата в память.

Для каждого из указанных этапов выполнения команды име­ется соответствующая аппаратура. Например, кроме сумматора АЛУ есть отдельный сумматор для формирования исполнитель­ного адреса на этапе II. На рис. 9.37 представлена структура управляющего устройства с «жесткой» логикой процессора ЭВМ ЕС-1050, на которой показаны блоки, управляющие процедура­ми отдельных этапов выполнения команды.

На рис. 9.38 показана временная диаграмма совмещения выполнения трех команд в ЭВМ ЕС-1050 Временная диаграмма построена для случая, когда выбираемый за одно обращение к памяти «участок программы» содержит четыре команды фор­мата «регистр-регистр».

Этап I содержит две процедуры, выборку из ОП участка программы (8 байт) и распаковку участка — выделение из него очередной команды и размещение ее в регистре команды.

Этап II в общем случае включает в себя формирование исполнительных адресов (при выполнении команд формата “регистр-регистр” отсутствует) и выборку операндов.

Этап III состоит также из двух процедур: выполнения опера­ций в АЛУ и записи результата в память.

Из диаграммы видно, что, начиная с момента времени t 4выполняются одновременно три этапа цикла соответственно для трех команд. В приведенном примере с момента t 7 из-за большой длительности в команде N+ 1 операции в АЛУ приостанавлива­ется работа блоков аппаратуры, соответствующих этапам I и II.

Арифметический конвейер. Выше был рассмотрен конвейер команд. Однако в целях повышения производительности маши­ны принцип конвейерной обработки широко используется и в са­мих выполняющих содержательную обработку информации устройствах (АЛУ), которые строятся в виде арифметического конвейера, причем таких арифметических конвейерных линий может быть в процессоре несколько, в том числе и специализиро­ванных для определенных операций с данными Подобные опера­ционные (арифметические) устройства часто называют ма­гистральными.

Пусть операционное устройство должно вычислять некото­рую функцию Ф от входных данных (выполнять некоторую операцию над входными данными). Можно функцию Ф пред­ставить в виде последовательности более простых подфункций

причем такой, что результаты преобразования, выполняемые подфункцией ji, используются в качестве входных данных при вычислении подфункции ji+1, и если при этом для каждой под­функции иметь реализующую ее схемный блок, то получим арифметический конвейер, который может быть выполнен как синхронный или как асинхронный.

Приведенные выше элементы теории синхронного конвейера команд остаются в силе и для синхронного арифметического конвейера. Если tT — такт конвейера, то после полной загрузки он станет выдавать значения функции Ф через интервалы време­ни tT. Увеличение производительности процессора за счет ис­пользования арифметического конвейера можно оценить по (******).

Если арифметический конвейер используется для выполне­ния разных операций, то осложняется определение состава ра­бочих позиций (блоков) конвейера и может потребоваться настройка (диспетчеризация) с соответствующей коммутацией блоков конвейера на операцию, задаваемую текущей командой.

Рассмотрим в качестве примера использование арифметиче­ского конвейера для сложения двух векторов X+Y=Z, компо­нентами» которых являются числа, представленные в форме с плавающей точкой и в нормализованном виде.

Выделим в операции сложения чисел с плавающей точкой четыре этапа: 1) сравнение и определение разности порядков, 2) выравнивание порядков — сдвиг мантиссы числа с меньшим порядком на число разрядов, равное разности порядков; 3) сложение мантисс; 4) нормализация результата.

В арифметическом конвейере эти этапы выполняются отдель­ными блоками, образующими конвейер, по которому перемеща­ются операнды или промежуточные результаты операции По мере их перемещения в конвейер вводятся новые компоненты векторов.

Пусть времена, необходимые для выполнения этапов сложе­ния чисел с плавающей точкой, есть t 1, t 2, t 3, t 4.

Рис.9.39 Пример настройки арифметического конвейера на выполнение различных операций

Следовательно, если не организовать конвей­ер и выполнять все этапы опе­рации последовательно, то для получения компонента zi = xi + yi потребуется время T = t 1 + t 2 + t 3 + t 4.

В синхронном конвейере, как указывалось выше, про­должительность каждого эта­па устанавливается по само­му длинному из них, пусть в данном случае это t 3. Тогда, если конвейер заполнен, ре­зультаты сложения элемен­тов векторов будут выдавать­ся через каждые промежутки времени t3, т. е. значительно быстрее, чем в случае отсут­ствия конвейерной обработки.

На рис. 9.39 в качестве примера представлена струк­тура конвейерного (магист­рального) АЛУ, соответствующего АЛУ известной в свое время ЭВМ ASC фирмы Texas Instruments, и показаны варианты коммутации блоков конвейера для выполнения разных операций, в данном случае сложения чисел с плавающей точкой и умноже­ния чисел с фиксированной точкой.

Особенно эффективно использование операционных (ариф­метических) конвейеров в специализированных вычислительных устройствах с ограниченным набором алгоритмов обработки входных потоков данных, так как в этом случае возможно разби­ение АЛУ на большое число простейших быстродействующих конвейерных блоков при небольших схемных и временных по­терях на их коммутацию.

В ряде микропроцессоров одновременно присутствуют конвейер команд и арифметический конвейер, при этом часто в процессоре (микропроцессоре) выделяют I -часть — аппаратуру, относящуюся к обработке собственно команд и E -часть — аппаратуру, связанную с операциями над данными 1 .

I — от Instruction (инструкция, команда) и Е — от Execution (выполнение).

Контрольные вопросы

Что относится к элементам архитектуры ЭВМ.

Что определяет остроту проблемы при выборе структуры и формата команд современных ЭВМ. Каковы пути решения этой проблемы.

Что такое самоопределяемые данные? Почему при использовании тегов сокращается количество различных команд в системе команд машины.

Почему в малоразрядных ЭВМ и микропроцессорах широко используется косвенная адресация? Приведите пример совместного использования регистровой и косвенной адресации. |

Поясните, почему стековая память позволяет использовать безадресные команды? 1

Каковы назначение и особенности реализации команды безусловного перехода с возвратом?

Как с помощью индексации организуется обработка упорядоченных массивов данных?

Каковы назначение и процедуры автоинкрементной и автодекре­ментной адресаций?

Что общего между вектором состояния программы (процессора) и вектором прерывания?

Каковы назначение и процедура прерывания программ ЭВМ?

Что такое векторное прерывание? Опишите процедуру векторно­го прерывания с использованием стековой памяти.

В чем различие синхронного и асинхронного конвейеров?

Каким образом особенности RISC-архитектуры способствуют повышению ее быстродействия? Какова при этом роль «перекрывающихся регистровых окон»?

Источник: cyberpedia.su