История развития техники параллельных вычислений.
Идея параллельной обработки возникла одновременно с появлением первых вычислительных машин.
В начале 50-х гг. американский математик Дж. фон Нейман предложил архитектуру последовательной ЭВМ, но также он разработал принцип построения процессорной матрицы, в которой каждый элемент был соединен с четырьмя соседними и имел 29 состояний. Он теоретически показал, что такая матрица может выполнять все операции, поскольку она моделирует поведение машины Тьюринга.
Появление параллельных ЭВМ с различной организацией (конвейерные ЭВМ, процессорные матрицы, многопроцессорные ЭВМ) вызвано различными причинами.
Совершенствование этих ЭВМ происходило по внутренним законам развития данного типа машин
Конвейерные ЭВМ. Основополагающим моментом для развития конвейерных ЭВМ явилось обоснование академиком С.А.Лебедевым в 1956 г. метода, названного «принципом водопровода» (позже он стал называться конвейером).
Прежде всего был реализован конвейер команд, на основании которого практически одновременно были построены советская ЭВМ БЭСМ-6 и английская машина ATLAS .
СЕКРЕТЫ ПЛАНЕТЫ ЗЕМЛЯ. Большой документальный фильм
Конвейер команд предполагал наличие многоблочной памяти и секционированного процессора, в котором на разных этапах обработки находилось несколько команд.
Следующим заметным шагом в развитии конвейерной обработки, реализованном в ЭВМ CDC-6600 (1964 г.), было введение в состав процессора нескольких функциональных устройств, позволяющих одновременно выполнять несколько арифметико-логических операций: сложение, умножение, логические операции.
В конце 60-х гг. был введен в использование арифметический конвейер, который нашел наиболее полное воплощение в ЭВМ CRAY-1.Арифметический конвейер предполагает разбиение цикла выполнения арифметико-логической операции на ряд этапов, для каждого из которых отводится собственное оборудование. Таким образом, на разных этапах обработки находится несколько чисел, что позволяет производить эффективную обработку вектора чисел.
Сочетание многофункциональности, арифметического конвейера для каждого функционального блока и малой длительности такта синхронизации позволяет получить быстродействие в десятки и сотни миллионов операций в секунду. Такие ЭВМ называются суперЭВМ.
Процессорные матрицы. Идея получения сверхвысокого быстродействия в первую очередь связывалась с процессорными матрицами (ПМ). Предполагалось, что, увеличивая в нужной степени число процессорных элементов в матрице, можно получить любое заранее заданное быстродействие. Именно этим объясняется большой объем теоретических разработок по организации процессорных матриц.
Многопроцессорные ЭВМ. Одной из первых полномасштабных многопроцессорных систем явилась система D825 фирмы «BURROUGHS». Начиная с 1962 г. было выпущено большое число экземпляров и модификаций D825.
Выпуск первых многопроцессорных систем, в частности D825, диктовался необходимостью получения не высокого быстродействия, а высокой живучести ЭВМ, встраиваемых в военные командные системы и системы управления.
Вселенная и другие цивилизации.
С этой точки зрения многопроцессорные ЭВМ считались наиболее перспективными.
Система D825 содержала до четырех ПЭ и 16 модулей памяти, соединенных матричным коммутатором, который допускал одновременное соединение любого процессора с любым блоком памяти.
В дальнейшем в СССР и на Западе были разработаны многопроцессорные системы, в которых все большее внимание уделялось операционным системам, языкам программирования, параллельной вычислительной математике.
Совершенствование микроэлектронной элементной базы, появление в 80-х годах БИС и СБИС позволили перейти к реализации структур с очень большим количеством ПЭ.
Появились разработки по систолическим массивам, реализации многопроцессорных систем с программируемой архитектурой, ЭВМ с управлением от потока данных. Большая плотность упаковки транзисторов на кристалле позволила разместить в одной микросхеме несколько АЛУ. Это позволило реализовать принцип суперскалярной обработки.
170. СКИФ — базовая кластерная архитектура
«Разработка и освоение в серийном производстве семейства моделей высокопроизводительных вычислительных систем с параллельной архитектурой (суперкомпьютеров)
и создание прикладных программно-аппаратных комплексов на их основе» (программа «СКИФ»).
Основополагающими архитектурными принципами создания
суперкомпьютерных конфигураций «СКИФ» являются: базовая кластерная архитектура; иерархические кластерные конфигурации (метакластеры); универсальная двухуровневая архитектура
Базовая кластерная архитектура
Концепция создания моделей семейства суперкомпьютеров «СКИФ» основана на масштабируемой кластерной архитектуре, реализуемой на классических кластерах из вычислительных узлов на основе компонентов широкого применения (стандартных микропроцессоров, модулей памяти, жестких дисков и материнских плат, в том числе с поддержкой симметричных мультипроцессорных систем (SMP)).
Кластерный архитектурный уровень – это тесно связанная сеть (кластер) вычислительных узлов, работающих под управлением ОС Linux – одного из клонов широко используемой многопользовательской универсальной операционной системы UNIX.
Для организации параллельного выполнения прикладных задач на данном уровне используются:
Ø оригинальная система поддержки параллельных вычислений – Т-система, реализующая автоматическое динамическое распараллеливание программ;
Ø классические системы поддержки параллельных вычислений, обеспечивающие эффективное распараллеливание прикладных задач различных классов (как правило, задач с явным параллелизмом): MPI, PVM, Norma, DVM и др.
В семействе суперкомпьютеров «СКИФ» в качестве базовой классической системы поддержки параллельных вычислений выбран MPI, что не исключает использования других средств.
В части Т-системы обеспечивается
автоматическое динамическое распараллеливание программ, что освобождает программиста от большинства трудоемких аспектов разработки параллельных программ, свойственных различным системам ручного статического распараллеливания:
− обнаружение готовых к выполнению фрагментов задачи (процессов);
− их распределение по процессорам;
− их синхронизацию по данным.
Все эти (и другие) операции выполняются в Т-системе автоматически и в динамике (во время выполнения задачи). Тем самым при более низких затратах на разработку параллельных программ обеспечивается более высокая их надежность.
По сравнению с использованием распараллеливающих компиляторов, Т-система обеспечивает более глубокий уровень параллелизма во время выполнения программы и более полное использование вычислительных ресурсов мультипроцессоров.
Это связано с принципиальными алгоритмическими трудностями (алгоритмически неразрешимыми проблемами), не позволяющими во время компиляции (в статике) выполнить полный точный анализ и предсказать последующее поведение программы во время счета.
Кроме указанных выше принципиальных преимуществ Т-системы перед известными сегодня методами организации параллельного счета в реализации Т-системы имеется ряд технологических находок, не имеющих аналогов в мире, в частности:
1) реализация понятия «неготовое значение» и поддержка корректного выполнения некоторых операций над неготовыми значениями.
Тем самым поддерживается возможность выполнения счета в некотором процессе-потребителе в условиях, когда часть из обрабатываемых им значений еще не готова, т.е. не вычислена в соответствующем процессе-поставщике. Данное техническое решение обеспечивает
2) оригинальный алгоритм динамического автоматического распределения процессов по процессорам.
Гетерогенные процессоры.
Отдельные кластеры могут быть объединены в единую кластерную конфигурацию –кластер высшего уровня, или метакластер (Metacluster). Метакластерный принцип позволяет создавать распределенные метакластерные конфигурации на базе локальных или глобальных сетей передачи данных. При этом, естественно, уменьшается степень связности подкластеров метакластерной конфигурации. Системное программное обеспечение метакластера обеспечивает возможность реализации гетерогенных систем (неоднородная система, состоящая из однородных частей), включающих подкластеры различной архитектуры на различных программно-аппаратных платформах.
Для оптимизации организации на суперкомпьютерах «СКИФ» параллельного счета задач как с крупноблочным (явным статическим или скрытым динамическим) параллелизмом, так и с конвейерным или мелкозернистым явным параллелизмом, с большими потоками информации, требующими обработки в реальном режиме времени, концепция предусматривает возможность реализации универсальной двухуровневой архитектуры суперкомпьютеров:
Ø 1-й уровень – базовый (кластерный) архитектурный уровень;
Ø 2-й уровень – потоковый архитектурный уровень, реализующий модель потоковых вычислений (data-flow).
Концепция предусматривает реализацию потокового архитектурного уровня как на базе однородной вычислительной среды (ОВС) с использованием оригинальных СБИС ОВС, разрабатываемых в рамках Программы, так и на базе других структурных и технических.
По сути вычислительные модули потокового уровня являются сопроцессорами вычислительных ресурсов кластерной конфигурации.
Предпосылкой объединения двух программно-аппаратных решений (кластерного и потокового) для организации параллельной обработки в рамках одной вычислительной системы является то, что эти два подхода своими сильными сторонами компенсируют недостатки друг друга.
Тем самым, в общем случае, каждая прикладная проблема может быть разбита на:
− фрагменты со сложной логикой вычисления, с крупноблочным, эффективно реализуемые на кластерном уровне с использованием Т-системы и других систем поддержки параллельных вычислений;
− фрагменты с простой логикой вычисления, с конвейерным или мелкозернистым явным параллелизмом, с большими потоками информации, требующими обработки в реальном режиме времени, эффективно реализуемые на потоковом уровне.
Рассмотренные архитектурные принципы создания суперкомпьютеров семейства «СКИФ» позволяют эффективно реализовать любые виды параллелизма.
Архитектура является открытой и масштабируемой, т.е. не накладывает жестких ограничений к программно-аппаратной платформе узлов кластера, топологии вычислительной сети, конфигурации и диапазону производительности суперкомпьютеров.
Модуль потокового уровня, или базовый вычислительный модуль (БВМ) однородной вычислительной среды (ОВС) предназначен для потоковой обработки информации с помощью матрицы процессорных элементов. Потоковая обработка информации построена на принципах параллельной конвейерной обработки.
Матрица процессорных элементов является основным вычислительным устройством базового вычислительного модуля (БВМ). Она состоит из нескольких плат с установленными на них БИС ОВС, соединенных шлейфами. Управление матрицей процессорных элементов осуществляется с помощью платы управления.
Источник: lektsia.com
История развития параллелизма в архитектуре ЭВМ
Идеи параллелизма начали внедряться в архитектуру ЭВМ очень давно. Как и многие другие усовершенствования, те или иные элементы параллельной обработки сначала появлялись в супер-ЭВМ – в самых передовых, единичных компьютерах своего времени. После должной отработки технологии и удешевления производства, эти элементы сначала появлялись в ЭВМ среднего класса, а затем – в рабочих станциях, персональных компьютерах, современных микропроцессорах.
Рассмотрим краткую историю развития идей параллельной обработки в архитектуре как ЭВМ ведущих мировых производителей, так и отечественной вычислительной техники.
Первым массово-применяемыми элементами параллельной обработки стали внедренные в ЭВМIBM 701(1953 г.) и IBM 704 (1955 г.) разрядно-параллельная памятьи разрядно-параллельная арифметика. Пионеры вычислительной техники (EDSAC, EDVAC, UNIVAC) имели разрядно-последовательную память, из которой слова считывались последовательно бит за битом. Указанные машины фирмы IBM стали первыми коммерчески доступными компьютерами, в которых были применены разрядно-параллельные память и арифметика. Очень популярная IBM 704 (изготовлено и продано свыше 150 экземпляров) имела при этом память на ферритовых сердечниках и аппаратное АЛУ с плавающей точкой.
Следующий виток развития параллельной обработки пришелся на 1958 г., когда к ЭВМ IBM 704 присоединили 6 независимых процессоров ввода-вывода. Поскольку скорость работы самого быстрого внешнего устройства (магнитной ленты) была на три порядка меньше скорости работы процессора, то последний неизбежно простаивал во время выполнения операций ввода-вывода. Независимые процессоры ввода-вывода получали специальные команды от основного процессора, после чего могли работать параллельно с ним. Новая ЭВМ, получив название IBM 709, оказалась очень удачной. Всего было продано около 400 экземпляров, причем последний был выключен только в 1975 году!
Следующим шагом явилось создание в 1961 году все той же фирмой IBM совместно с Лос-Аламосской научной лабораторией ЭВМ IBM STRETCH. В данном компьютере впервые были применены опережающий просмотр впереддля выборки команд и расслоение памятина два банка для согласования низкой скорости выборки из памяти и скорости выполнения вычислений основным процессором.
В 1963 году коллектив Манчестерского университета разработал ЭВМ ATLAS, в которой впервые был использован конвейерный принцип выполнения команд. Выполнение команды разбивалось на 4 ступени: выборка команды, вычисление адреса операнда, выборка операнда и выполнение команды. Конвейеризация позволила уменьшить время выполнения команды почти в 4 раза. Заметим, что кроме конвейера команд для данной ЭВМ впервые была разработана мультипрограммная ОС, основанная на использовании виртуальной памяти и системы прерываний.
Значительным событием стало появление в 1964 году ЭВМ CDC 6600 – разработки американской фирмыControl Data Corporation (CDC). В данной ЭВМ впервые использовалось несколько независимых функциональных устройств. Параметры данного компьютера были настолько впечатляющими, что имеет смысл привести их и сегодня.
· время такта 100 нс;
· производительность 2-3 млн. операций в секунду;
· оперативная память — 32 банка по 4096 60-ти разрядных слов;
· цикл памяти 1мкс;
· 10 независимых функциональных устройств;
· для ввода данных использовалась 7-ми канальная магнитная лента.
Система команд CDC 6600 предвосхитила появление RISC-архитектуры, а для охлаждения системы использовался фреон. Главным конструктором машин CDC являлся выдающийся американский ученый и инженер Сеймур Роджер Крей (Seymour R. Cray) (1925-1996), научную и инженерную деятельность которого трудно переоценить. Фактически именно его идеи и разработки определили архитектуру супер-ЭВМ в 60‑80-х годах прошлого века, более того, являются актуальными и по сей день.
Машины CDC 6600 имели огромный успех и практически вытеснили мэйнфреймы IBM с рынка высокопроизводительных ЭВМ для научных расчетов. Успех был закреплен выпуском в 1969 г. следующей модели – CDC 7600 с восемью независимыми конвейерными функциональными устройствами, сочетавшими принципы параллельной и конвейерной обработки. Производительность CDC 7600 достигала 15 MIPS.
Следующей вехой на пути развития параллельных вычислений следует считать появление в 1974 г. матричных процессоров (ILLIAC IV фирмы Burroughs). Проект предполагал объединение 256 процессорных элементов (4 матрицы-квадранта по 64 ПЭ) в единую систему с производительностью до 1 GFLOPS. Несмотря на частичную реализацию (лишь один квадрант и 50 MFLOPS производительности), проект ILLIAC IV оказал огромное влияние на архитектуру ЭВМ и ВС последующих поколений.
В 1972 году С. Крей покидает CDC и основывает свою знаменитую компанию Cray Research, которая в 1976 г. выпускает первый векторно-конвейерный компьютер Cray-1 производительностью 160 MFLOPS. ЭВМ содержала 12 конвейерных функциональных устройств, способных обрабатывать векторные команды, работающие с массивами независимых данных.
Как и предыдущие машины С. Крея, Cray-1 имел значительный успех, который был закреплен появлением в 1985 году ЭВМ Cray-2 – первого компьютера, преодолевшего гигафлопный рубеж производительности. У Cray-2 данный показатель составил 1,2 GFLOPS. В данном суперкомпьютере в полной мере было использовано совмещение векторно-конвейерной и мультипроцессорнойобработки – система состояла из набора взаимодействующих векторных процессоров.
На рубеже 80-90-х годов 20-го века произошло то, что некоторые исследователи называют первой суперкомпьютерной революцией. В 1989 году фирма Intelвыпустила серийный 64-разрадный микропроцессор i860, равный по производительности Cray-1. Начался массовый выпуск микропроцессоров, и с этих пор построение высокопроизводительных ВС стало продвигаться по пути комплексирования имеющихся на рынке готовых продуктов.
В этой связи особо следует отметить появление на рынке в 1985 году транспьютеровбританской фирмы Inmos.Данный микропроцессор имел RISC-архитектуру, позволявшую исполнять большинство команд за один такт. Кроме этого, каждый транспьютеримел по 4 линка – специальных высокоскоростных каналов связи. С помощью линков транспьютеры могли объединяться друг с другом, что положило начало созданию массово-параллельных вычислительных систем (Massively Parallel Processing – MPP).
Массово-параллельные ВС представляют собой совокупность вычислительных модулей, объединенных высокоскоростными каналами связи. Каждый модуль содержит минимум один вычислительный процессор, собственную оперативную память, коммуникационное оборудование и управляется отдельной ОС. В течение 10 лет MPP-системам не было равных в производительности, что отражалось их лидирующими позициями в ведущемся с 1993 г. списке 500 самых мощных компьютеров мира (так называемом Top500). Среди высших достижений следует отметить построение в 1997 г. фирмой Intel первой терафлопной ЭВМ ASCI Red, объединившей до 9 тыс. процессоров, а также серийные массово-параллельные системы SP2компании IBM.
Альтернативой MPP с начала 90-х годов стала архитектурамногопроцессорных ВС с общей памятью – симметричный мультипроцессор (Symmetrical MultiProcessor – SMP). Несмотря на существенное ограничение на число объединяемых процессоров (не более 128), SMP-системы показывают наибольшую удельную производительность и являются гораздо проще в управлении (с помощью единой ОС) и программировании.
Стоит отметить, что перед разработчиками параллельных ВС в конце 80-х, середине 90-х годов 20-го века стояли две основные технологические проблемы – построение вычислительных модулей и организация сбалансированных информационных коммуникаций между ними. Стоимость таких проектов измерялась десятками миллионов долларов. Однако, резкий рост производительности персональных компьютеров, а также повсеместное внедрение сетевых технологий (100 Мбит Ethernet), привели к концу 20-го века ковторой суперкомпьютерной революции – появлению кластерной архитектуры.
Кластерная ВС, как и MPP, представляет собой совокупность вычислительных модулей, объединенных коммуникационной средой. Разница состоит в том, что компонентами кластера являются не специализированные разработки, а массово выпускаемые стандартные промышленные комплектующие, в том числе персональные компьютеры и сетевое оборудование Ethernet. Основным достоинством подобных систем является наивысшее соотношение «производительность/стоимость».
Первым кластером стал проект Beowulf, реализованный в 1994 году в NASA, а в 1998 году и произошло собственно революционное событие – кластер Avalon(48 GFLOPS), объединивший 68 процессоров Alpha, стоимостью всего 152 тыс. долларов вошел в список Top500, заняв 114-е место и опередив многочисленные многомиллионные MPP- и SMP-системы.
С этого момента кластерный принцип построения постепенно стал доминировать в архитектуре параллельных ВС, в том или ином виде проявляясь в разработках супер-ЭВМ ведущих мировых производителей.
Практически все перечисленные этапы развития параллелизма, хотя и с небольшим опозданием, прошла отечественная вычислительная техника.
В 1957 г. в Институте точной механики и вычислительной техники АН СССР (ИТМ и ВТ) под руководством выдающегося советского ученого академика С.А. Лебедева завершились разработки ЭВМ общего назначения БЭСМ-2. Данная ЭВМ, как и IBM 701, имела параллельную систему обмена кодами между арифметическим и оперативным запоминающими устройствами. Машин в период до 1962 г. было выпущено несколько десятков экземпляров, и применялись они в вычислительных центрах и научно-исследовательских организациях для численного решения широкого круга математических задач. Преемницей БЭСМ-2 стала полностью полупроводниковая ЭВМ БЭСМ‑4 (1961 г.).
В 1964 г. в Конструкторском бюро Госкомитета по радиоэлектронике (впоследствии – КБ промышленной автоматики, а с 1978 г. – НИИ «Квант») под руководством В.С. Полина и В.К. Левина была разработана ЭВМ «Весна»производительностью до 300 тыс. операций в секунду. Данная машина имела центральный и периферийный процессоры, которые имели системы прерываний программ, необходимые для управления параллельной работой процессоров и внешних устройств (в мультипрограммном режиме), а также систему защиты памяти (управляемое разграничение доступа к памяти). В «Весне» применялось совмещение (параллелизм) обработки на всех структурных уровнях системы — АЛУ, память, команды в процессорах, внешние устройства.
В 1966 г. советские ученые Э.В. Евреинов и Ю.Г. Косарев опубликовали работу «Однородные универсальные вычислительные системы высокой производительности», в которой фактически излагались основы построения современных массово-параллельных ВС. Эта работа минимум на 20 лет опередила время.
В 1967 г. вступила в строй гордость отечественной вычислительной техники – знаменитая универсальная ЭВМ БЭСМ-6, созданная также в ИТМ и ВТ под руководством академика С.А. Лебедева. Всего было выпущено более 350 экземпляров этой поистине эпохальной ЭВМ, разработки и выпуск которой закончились только в 1987 году!
В структуре БЭСМ-6впервые в отечественной практике и независимо от зарубежных ЭВМ (STRETCH фирмы IBM) был широко использован принцип совмещения выполнения команд (до 14 одноадресных машинных команд могли находиться на разных стадиях выполнения). Этот принцип, названный академиком С.А. Лебедевым принципом «водопровода», стал впоследствии широко использоваться для повышения производительности универсальных ЭВМ, получив в современной терминологии название конвейера команд.
Работа модулей оперативной памяти, устройства управления и арифметико-логического устройства осуществлялась параллельно и асинхронно, благодаря наличию буферных устройств промежуточного хранения команд и данных. Для ускорения конвейерного выполнения команд в устройстве управления были предусмотрены отдельная регистровая память хранения индексов, отдельный модуль адресной арифметики, обеспечивающий быструю модификацию адресов с помощью индекс-регистров, включая режим стекового обращения.
Ассоциативная память на быстрых регистрах (фактически кэш-память) позволяла автоматически сохранять в ней наиболее часто используемые операнды и тем самым сократить число обращений к оперативной памяти. Расслоение оперативной памяти обеспечивало возможность одновременного обращения к разным ее модулям из разных устройств машины.
Механизмы прерывания, защиты памяти, преобразования виртуальных адресов в физические и привилегированный режим работы для ОС позволили использовать БЭСМ-6в мультипрограммном режиме и режиме разделения времени.
Следующим значительным достижением отечественной вычислительной техники стали многопроцессорные вычислительные комплексы (МВК) «Эльбрус» (1979 г. – «Эльбрус-1», 1984 г. – Эльбрус‑2»). Комплексы были разработаны в ИТМ и ВТ под руководством академика В.С. Бурцева. Производительность «Эльбрус‑1» — до 15 млн. операций в секунду, «Эльбрус-2» — до 125 млн. операций в секунду, емкость памяти «Эльбрус-1» — до 1 Мслов, «Эльбрус-2» — до 16 Мслов.
В состав комплексов входило до 10 центральных процессоров (на общей памяти), а также была предусмотрена возможность использования наряду с универсальными специализированных процессоров: СВС – для реализации прикладных программ, написанных для ЭВМ БЭСМ-6, и БПФ – для быстрого преобразования Фурье; процессоров ввода-вывода (до 4); процессоров приема-передачи данных (до 16) и др.
Развитием идей многопроцессорной обработки стала система «Эльбрус 3-1» (1989 г., ИТМ и ВТ, руководитель проекта – А.А. Соколов).
«Эльбрус 3-1» структурно представлял собой модульную систему, включавшую в себя несколько подсистем. Основные элементы процессорной подсистемы – модульный конвейерный процессор (МКП) производительностью до 550 MFLOPS, массовая память, подсистема высокоскоростной дисковой памяти и подсистема внешних устройств.
Связующим ядром, объединявшим различные компоненты в единое целое, являлась система коммутации и передачи данных, к которой в зависимости от конкретной реализации могло быть подключено до 64 компонентов. Коммутационная система называлась также системным каналом, а объединяемые ею компоненты – его абонентами. В частности, МКП – один из абонентов.
ВС «Эльбрус 3-1» можно рассматривать как единую многопроцессорную систему с параллельной обработкой общих данных, распределенных по модулям локальной и массовой памяти. При этом для любой физической структуры системы была обеспечена связь абонентов по принципу «каждый с каждым».
Векторная обработка в МКП осуществлялась итеративными операциями над наборами упорядоченных данных – векторами, размещенными в локальной памяти. Эта обработка дополнялась более медленными операциями переупорядочения расположения векторов в локальной памяти.
После распада СССР, по времени совпавшим с первой суперкомпьютерной революцией, в России не прекратились разработки передовой вычислительной техники. Весомым достижением стало появление в 1994 году массово-параллельной ВС МВС-100(разработка НИИ «Квант»). МВС-100 была построена на базе микропроцессоров фирмы Intel i860, объединяемых с помощью транспьютеров T-805. В максимальной конфигурации (которой, правда, не удалось построить) система объединяла до 1024 процессоров и достигала производительности 100 GFLOPS (отсюда и цифра в названии).
Развитием идей МВС-100 явилась система МВС-1000(1998 г., НИИ «Квант»), также построенная по массово-параллельному принципу, но уже на базе вычислительного процессора DEC Alpha-21164. Производительность в максимальной конфигурации из 1024 процессоров – 1 TFLOPS. Опять-таки достичь максимальной конфигурации не удалось, но терафлопный рубеж был преодолен отечественными разработчиками в 2000 году с выпуском кластерной ВС МВС-1000М, успешно проработавшей 4 года в Межведомственном суперкомпьютерном центре РАН (МСЦ РАН).
Наконец, в настоящее время силами НИИ «Квант» и МСЦ РАН в 2004 г. была введена в эксплуатацию кластерная система МВС-15000 производительностью 10 TFLOPS.
Источник: www.megapredmet.ru