Ядро: Сердце современного процессора — исполняющий модуль. Pentium имеет два параллельных целочисленных потока, позволяющих читать, интерпретировать, выполнять и отправлять две инструкции одновременно.
Предсказатель ветвлений: Модуль предсказания ветвлений пытается угадать, какая последовательность будет выполняться каждый раз когда программа содержит условный переход, так чтобы устройства предварительной выборки и декодирования получали бы инструкции готовыми предварительно. Блок плавающей точки. Третий выполняющий модуль внутри Pentium, выполняющий нецелочисленные вычисления Первичный кэш: Pentium имеет два внутричиповых кэша по 8kb, по одному для данных и инструкций, которые намного быстрее большего внешнего вторичного кэша. Шинный интерфейс: принимает смесь кода и данных в CPU, разделяет их до готовности к использованию, и вновь соединяет, отправляя наружу.
Рис. 1 Внутреннее строение процессора
Все элементы процессора синхронизируются с использованием частоты часов, которые определяют скорость выполнения операций. Самые первые процессоры работали на частоте 100kHz, сегодня рядовая частота процессора — 2000MHz, иначе говоря, часики тикают 2000 миллионов раз в секунду, а каждый тик влечет за собой выполнение многих действий.
Выполнение программы процессором
Счетчик Команд (PC) — внутренний указатель, содержащий адрес следующей выполняемой команды. Когда приходит время для ее исполнения, Управляющий Модуль помещает инструкцию из памяти в регистр инструкций (IR). В то же самое время Счетчик команд увеличивается, так чтобы указывать на последующую инструкцию, а процессор выполняет инструкцию в IR. Некоторые инструкции управляют самим Управляющим Модулем, так если инструкция гласит ‘перейти на адрес 2749’, величина 2749 записывается в Счетчик Команд, чтобы процессор выполнял эту инструкцию следующей.
Многие инструкции задействуют Арифметико-логическое Устройство (АЛУ), работающее совместно с Регистрами Общего Назначения — место для временного хранения, которое может загружать и выгружать данные из памяти. Типичной инструкцией АЛУ может служить добавление содержимого ячейки памяти к регистру общего назначения. АЛУ также устанавливает биты Регистра Состояний (Status register — SR) при выполнении инструкций для хранения информации о ее результате. Например, SR имеет биты, указывающие на нулевой результат, переполнение, перенос и так далее. Модуль Управления использует информацию в SR для выполнения условных операций, таких как ‘перейти по адресу 7410 если выполнение предыдущей инструкции вызвало переполнение’.
Это почти все что касается самого общего рассказа о процессорах — почти любая операция может быть выполнена последовательностью простых инструкций, подобных описанным.
2.2. Алгоритм работы процессора
Весь алгоритм работы процессора можно описать в трех строчках
| чтение команды из памяти по адресу, записанному в СК
| увеличение СК на длину прочитанной команды
| выполнение прочитанной команды
КАК работает ПРОЦЕССОР? ОБЪЯСНЯЕМ
Однако для полного представления необходимо определить логические схемы выполнения тех или иных команд, вычисления величин, а это уже функции Арифметико-логического Устройства
2.2.1. Арифметико-логическое Устройство
На уровне логических схем АЛУ состоит из логических элементов, сумматоров, триггеров и некоторых других элементов.
Логический элемент — электронная схема, реализующая элементарную переключающую функцию. При реализации функций переключения входные переменные соответствуют входным сигналам, а выходной сигнал представляет собой значение функции. Всего существует десять логических элементов, реализующих десять логических (элементарных или сложных) функций.
Логическая схема может реализовать сложную функцию алгебры логики, а может входить в состав другого функционального блока процессора (сумматора, дешифратора, регистра, триггера.)
Триггер — электронная схема с двумя устойчивыми состояниями, предназначенная для хранения одного бита информации. Триггер переходит из одного устойчивого состояния в другое при воздействии некоторого входного сигнала. Триггер имеет вход для установки в состояние 0 (X0) и в 1 (X1). На выходе выдается состояние триггера, которое выдается в прямом (Y) и в инверсном (Y1) виде. В компьютерах используют синхронизируемые и не синхронизируемые триггеры. Синхронизируемый триггер — это триггер, изменение состояния которого осуществляется только в момент подачи сигнала синхронизации V.
Рис. 2. Схема реализации триггера — защелки на элементах И-НЕ (a) и ИЛИ-НЕ (b).
Триггер-защелка фиксирует состояние входного сигнала, поданного на один из его входов (рисунок 2.)
Рис. 3. Схема реализации RS-триггера на элементах И-НЕ.
RS-триггер — двухвходовый триггер с раздельными входами для установки в 0 или 1 (рисунок 3.) При подачи единичного сигнала на вход R (-X0) триггер переходит в состояние 0 (Y=0, Y1=1), а при подачи на вход S (=X1) единичного сигнала — в состояние 1 (Y=1, Y1=0). Одновременная подача единичного сигнала на оба входа запрещена. Обычно RS-триггеры бывают синхронизируемыми (вход для синхронизации — V).
Рис. 4. Схема реализации T-триггера.
T-триггер — одновходовый триггер со счетным входом: информация подается одновременно на два входа. При подаче сигнала состояние триггера меняется на противоположное (рисунок 4.) Он, как правило, является не синхронизируемым, и позволяет не только хранить информацию, но и осуществлять сложение по модулю 2.
Рис. 5. Схема реализации D-триггера.
D-триггер выполняет функцию задержки входного сигнала на один такт синхронизации (рисунок 5.). Сигнал, появившийся на входе D (=X0) в момент времени T, задерживается в нем и появляется на выходе Y в момент времени T+1.
JK-триггер — двухвходовый триггер, допускающий раздельную установку состояния 0 и 1, а также смену текущего состояния (режим со счетным входом), осуществляемую при подаче на оба входа единичного сигнала. Вход K в этом триггере соответствует входу R (=X0) RS-триггера, а вход J — S (=X1).
DF-триггер — двухвходовый триггер, позволяющий по одному входу реализовать режим D-триггера, а по другому — модифицировать режим работы. Вход D соответствует X1, а F — X0. При F=0 DF-триггер сохраняет текущее состояние. Сигнал F=1 устанавливает триггер в состояние 0. При D=1 и F=1 триггер устанавливается в состояние 1.
Триггеры с неустойчивыми состояниями называются вибраторами. Схема с одним неустойчивым состоянием (триггер Шмидта, одновибратор) генерирует импульсный сигнал определенной длительности. Схема с двумя неустойчивыми состояниями называется мультивибратором и служит для генерации последовательности прямоугольных сигналов. Он используется тактовым генератором.
Рис. 6. Реализация регистра.
Регистр — схема для приема, хранения и передачи n-разрядного блока данных Они используются для промежуточного хранения, сдвига, преобразования и инверсии данных. Регистры выполняются на триггерах и логических элементах. Их число и тип определяются разрядностью слова и назначением регистра. Если регистр не требует предварительного сброса данных, (то есть установки всех его ячеек в ноль), то новые данные заменяют в нем старые. Схема регистра показана на рисунке 6.
Рис. 7. Реализация одноразрядного сумматора с переносом знака.
В зависимости от способа управления различают несколько типов триггеров: D- (с одним входом), RS- (с двумя входами), T- (со счетным входом), RST- (с двумя входами и счетным выходом) триггеры, и универсальные триггеры: JK- и DF-триггеры.
Целочисленное арифметико-логическое устройство является, наверное, первым универсальным АЛУ. Это АЛУ могло работать с целыми числами и вещественными числами с фиксированной.
Не смотря на большое число команд микропроцессора, это устройство фактически все команды сводит к девяти элементарным операциям. Все оно приведены в таблице.
Увеличение на 1,
инкремент
Уменьшение на 1,
декремент
Именно эти операции выполняются за один такт микропроцессора, и имеют наибольшую скорость выполнения. Фактически все другие операции осуществляются с помощью этих девяти базовых. Так, умножение восьмиразрядных целых чисел A и B выполняются по следующему алгоритму:
Обнуляется результат. Если последний разряд числа B — единица, ток результату прибавляется число A. Число A сдвигается на разряд влево, а число B — на разряд вправо. Повторяются шаги со второго по третий семь раз.
Заметим, что сдвиг влево на 1 разряд соответствует умножению на два, а сдвиг вправо на один разряд — целочисленному делению на два.
Команда изменения знака числа будет следующей:
Вначале происходит инверсия числа. После этого производится инкремент результата (т.е. к нему прибавляется единица.) Таким образом число переводится в дополнительный код. Команда определения знака числа основывается просто на проверке самого старшего бита.
АЛУ для чисел с плавающей точкой
При проведении операций с плавающей точкой логика расчетов усложняется. Дело в том, что операции приходится выполнять на числах, имеющих не только разные мантиссы, но и разные порядки. Поэтому перед проведением операций над вещественными числами нужна нормализация, то есть приведение двух вещественных чисел к одному порядку.(обычно большему по величине из двух чисел). Для этих целей в арифметико-логическом устройстве с плавающей точкой отдельно производится действия с порядком, отдельно — с мантиссой. Нормализация происходит следующим образом:
1. Находится разность порядков большего и меньшего числа.
2. Мантисса меньшего числа сдвигается вправо на число бит, равное разности, полученное на шаге 1.
После этого производятся обычные целочисленные операции с мантиссой. Далее, после получения результата вычислений иногда производится коррекция мантиссы числа с плавающей точкой. Алгоритм коррекции следующий:
1. Убираются все незначащие нули в левой части мантисса. Для этого осуществляется сдвиг влево мантиссы на n разрядов (n — число незначащих нулей слева.)
2. После этого число n вычитается из порядка.
Как правило, операцию коррекции вызывают принудительно, а не запускают автоматически.
При работе этого устройства необходимо, чтобы ему правильно передавался и порядок, и мантиссу числа. Именно поэтому в большинстве устройств для проведения операций с плавающей точкой все операнды и результаты, а также промежуточные числа хранились в единообразной форме. Обычно ею является формат вещественных чисел с расширенной точностью, длиной 80 бит (10 байт). Преобразованием чисел в этот формат и из этого формата в формат других вещественных и целых чисел осуществляется устройством управления сопроцессора.
2.2.2. Прерывания процессора
При работе процессорной системы могут возникать особые случаи, когда процессор вынужден прерывать работу текущей программы и переходить к обработке этого особого случая, более срочного и важного. Причинами прерывания текущей программы может быть:
· внешний сигнал по шине управления — маскируемых прерываний и немаскируемого прерывания;
· аномальная ситуация, сложившаяся при выполнении команды программы и препятствующую ее дальнейшему выполнению;
· находящаяся в программе команда прерывания.
Первая из указанных выше причин относится к аппаратным прерываниям, а две другие — к программным прерываниям. Отметим, что аппаратные прерывания непредсказуемы и могут возникать в любые моменты времени.
С помощью аппаратных прерываний осуществляется взаимодействие процессора с устройствами ввода-вывода ( клавиатурой, диском, модемом и т.п.), таймером и внутренними часами, сообщается о возникновении ошибки на шине или в памяти, об аварийном выключении сети и т.п. При возникновении аппаратного прерывания процессор выявляет его источник, сохраняет минимальный контекст текущей программы (включая адрес возврата), и переключается на специальную программу — обработчик прерывания ( interrupt handler). Эта программа правильно реагирует на возникшую ситуацию (например, помещает символ с клавиатуры в буфер, считывает сектор с диска и т.п.), что называется 1обслуживанием прерывания. После обслуживания прерывания процессор возвращается к прерванной программе, как будто прерываний не было.
Программные прерывания обычно называются особыми случаями, или исключениями (exception). Особые случаи возникают, например, при делении на ноль, нарушения при защите по привилегиям, превышении длины сегмента, выходе за границу массива. Как правило, предсказать эти исключения невозможно. Однако встречающаяся в программе 1команда прерывания вполне предсказуема и находится под управлением программиста. Реакция процессора на программное прерывание такое же, как и на аппаратное прерывание, однако его обработка производится 1обработчиком особого случая (exception handler).
Все особые случаи квалифицируются на:
Нарушение (fault). Особый случай, который процессор может обнаружить до возникновения фактической ошибки (например — нарушение правил привилегий). После обработки нарушения можно продолжить программу, осуществив повторное выполнение (рестарт) виноватой команды. Иногда это исключение называют отказом.
Ловушка (trap). Особый случай, который возникает после окончания виноватой программы. После обслуживания ловушки процессор продолжает выполнение программы с команды, находящейся после виноватой. Типичный пример — команда прерывания INT n в процессорах семейства x86 или прерывание при переполнении.
Авария (abort) — возникает при столь серьезной ошибке, что контекст программы теряется и продолжать ее невозможно. Причину аварии установить нельзя, поэтому рестарт невозможен и ее необходимо прекратить. Иногда авария называется выходом из процесса.
Обработка всех прерывания и особых случаев происходит, в общем, одинаково и состоит из двух основных этапов. На первом этапе процессор выполняет некоторые «рефлексивные» операции, которые одинаковы для всех прерываний и исключений, и которыми программист управлять не может. На втором этапе запускается созданный программистом обработчик прерывания или исключения. Все служебные действия процессор производит автоматически.
Переход на новые технологии изготовления процессоров, разработка новых алгоритмов их работы является перспективным продвижением данной отрасли. По прогнозам ученых скорость процессоров через 10 лет может достичь 20-ти кратного увеличения по сравнению с современными процессорами.
Автоматизм работы процессора, возможность выполнения длинных последовательных команд без участия человека – одна из основных отличительных особенностей ЭВМ как универсальной машины по обработке информации.
Список используемой литературы
1. «Микропроцессоры и микропроцессорные комплекты интегральных микросхем», справочник, под ред. В.А. Шахнова, том 2, Москва «Радио и связь», 1998.
2. А.С. Басманов «МП и ОЭВМ», Москва, «Мир», 1998.
3. В.В. Сташин, А.В. Урусов «Программирование цифровых устройств на однокристальных микроконтроллерах», Москва, «Энергоатомиздат», 2001.
4. «Микропроцессоры», Учебное пособие в 5-ти книгах, под редакцией В.А. Шахнова, Москва «Высшая школа», 1998.
5. «Новейшая энциклопедия персонального компьютера 2002», Москва «ОЛМА-ПРЕСС» 2002 год.
Источник: kazedu.com
Основной алгоритм работы процессора
Важной составной частью фон-неймановской архитектуры является счетчик адреса команд. Он постоянно указывает на ячейку памяти, в которой хранится следующая команда программы. Считав очередную команду из памяти, процессор сразу же увеличивает значение счетчика так, чтобы он показывал на следующую команду. Затем считанная команда расшифровывается и выполняется.
При выполнении каждой команды вычислительная машина проделывает определенные стандартные действия:
1. Согласно содержимому счетчика адреса команды считывается очередная команда программы. Её код заносится на хранение в регистр команд. Счетчик команд автоматически изменяется так, чтобы в нем содержался адрес следующей команды. В простейшем случае для этой цели достаточно к текущему значению счетчика прибавить некоторую константу, определяющуюся длиной команды.
2. Считанная в регистр команд операция расшифровывается.
3. Извлекаются необходимые данные.
4. Над ними в АЛУ выполняются требуемые действия.
5. Результат записывается в ОЗУ.
Затем во всех случаях, за исключением останова, описанные действия циклически повторяются.
В приведенном алгоритме ничего не говорится о первоначальном значении счетчика адреса команд. Эта неопределенность решается следующим образом. При включении питания компьютера или при нажатии на кнопку сброса в счетчик аппаратно заносится стартовый адрес находящейся в ПЗУ программы инициализации всех устройств и начальной загрузки ЭВМ.
| считывание очередной команды в регистр команд |
| формирование адреса следующей команды |
| дешифрация команды |
| выборка операндов |
| выполнение операции |
| запись результата |
| начало |
| останов? |
| конец |
Источник: studopedia.ru
Основной алгоритм работы процессора
После чтения очередной команды процессор увеличивает СК на длину команды. Поэтому при следующем выполнении тела цикла процессор прочтет и выполнит следующую команду программы, потом еще одну и т. д. Цикл закончится, когда встретится и будет выполнена специальная команда «стоп». В итоге ЭВМ автоматически, без участия человека, команда за командой, выполнит всю команду целиком.
Автоматизм работы процессора, возможность выполнения
длинных последовательностей команд без участия человека — одна
из основных отличительных особенностей ЭВМ как универсальной
машины обработки информации.
Типы микропроцессоров.
Тип установленного в компьютере микропроцессора является главным фактором, определяющим облик ПК. Именно от него зависят вычислительные возможности компьютера. В зависимости от типа используемого микропроцессора и определённых им архитектурных особенностей компьютера различают пять классов ПК:
1. Компьютеpы класса XT;
2. Компьютеpы класса AT;
3. Компьютеpы класса 386;
4. Компьютеры класса 486;
5. Компьютеры класса Pentium.
В соответствии с архитектурными особенностями, определяющими свойства системы команд, различают:
1. Микропроцессоры с CISC архитектурой.
2. Микропроцессоры с RISC архитектурой.
3. Микропроцессоры с MISC архитектурой.
Процессор 80286.
| МИКРОСХЕМЫ МИКРОПРОЦЕССОРНОГО КОМПЛЕКТА 80286 |
| 80286 — однокристальный 16-разрядный МП |
| 80287 — однокристальный 80-разрядный математический сопроцессор |
| 82284 — генератор тактовых сигналов |
| 82288 — системный контроллер |
| 82289 — арбитр магистрали |
Микропроцессор 80286 появился в 1982 году. При разработке были учтены достижения в архитектуре микрокомпьютеров и больших компьютеров. Процессор 80286 может работать в двух режимах: в режиме реального адреса он эмулирует микропроцессор 8086, а в защищенном режиме виртуального адреса (Protected Virtual Adress Mode) или P-режиме предоставляет программисту много новых возможностей и средств. Среди них можно отметить расширенное адресное пространство памяти 16 Мбайт, появление дескрипторов сегментов и дескрипторных таблиц, наличие защиты по четырем уровням привилегий, поддержку организации виртуальной памяти и мультизадачности. Процессор 80286 применяется в ПК PC/AT и младших моделях PS/2.
ОСНОВНЫЕ ХАРАКТЕРИСТИКИ МП 80286
Тактовая частота. ………………. 6; 8; 10; 12
Адресное пространство памяти:
физической, Мбайт. ………………. 16
виртуальной на задачу, Гбайт. ……………..1
Число уровней защиты памяти. …………..4
Пропускная способность шины, Мбайт/с. …12,5
Число контактов четырехразрядного корпуса.….68
Процессор 80386.
| МИКРОСХЕМЫ МИКРОПРОЦЕССОРНОГО НАБОРА 80386 |
| 80386 — быстродействующий 32-разрядный МП с 32-разрядной внешней |
| 80387 — быстродействующий математический сопроцессор |
| 82384 — генератор тактовых сигналов |
| 82358 — арбитр магистрали. |
При разработке 32-битного процессора 80386 потребовалось решить две основные задачи — совместимость и производительность. Первая из них была решена с помощью эмуляции микропроцессора 8086 — режим реального адреса (Real Adress Mode) или P-режим.
В Р-режиме процессор 80386 может выполнять 16-битные программы (код) процессора 80286 без каких-либо дополнительных модификаций. Вместе с тем, в этом же режиме он может выполнять свои «естественные» 32-битные программы, что обеспечивает повышение производительности системы. Именно в этом режиме реализуются все новые возможности и средства процессора 80386, среди которых можно отметить масштабированную индексную адресацию памяти, ортогональное использование регистров общего назначения, новые команды, средства отладки. Адресное пространство памяти в этом режиме составляет 4 Гбайт.
Микропроцессор 80386 дает разработчику систем большое число
новых и эффективных возможностей, включая производительность от 3 до 4 миллион операций в секунду, полную 32-битную архитектуру, 4 гигабитное (2 байт) физическое адресное пространство и внутреннее обеспечение работы со страничной виртуальной памятью.
Микропроцессор реализован с помощью технологии фирмы Intel CH MOSIII — технологического процесса, объединяющего в себе возможности высокого быстродействия технологии HMOS с малым потреблением технологии кмоп. Использование геометрии 1,5 мкм и слоев металлизации дает 80386 более 275000 транзисторов на кристалле. Микропроцессор 80386 выпускается в двух вариантах, работающих на частоте I2 и I6 мгц без состояний ожидания, причем вариант 80386 на 16 мгц обеспечивает скорость работы 3-4 миллиона операций в секунду.
Микропроцессор 80386 разделен внутри на 6 автономно и параллельно работающих блоков с соответствующей синхронизацией. Все внутренние шины, соединяющие эти блоки, имеют разрядность 32 бит. Конвейерная организация функциональных блоков в 80386 допускает временное наложение выполнения различных стадий команды и позволяет одновременно выполнять несколько операций.
Кроме конвейерной обработки всех команд, в 80386 выполнение ряда важных операций осуществляется специальными аппаратными узлами. Блок умножения/деления 80386 может выполнять 32-битное умножение за 9-41 такт синхронизации, в зависимости от числа значащих цифр; он может разделить 32-битные операнды за 38 тактов (в случае чисел без знаков) или за 43 такта (в случае чисел со знаками).
Регистр группового сдвига 80386 может за один такт сдвигать от 1 до 64 бит. Обращение к более медленной памяти (и- ли к устройствам ввода/вывода) может производиться с использованием конвейерного формирования адреса для увеличения времени установки данных после адреса до 3 тактов при сохранении двухтактных циклов в процессоре. Вследствие внутреннего конвейерного формирования адреса при исполнении команды, 80386, как правило, вычисляет адрес и определяет следующий магистральный цикл во время текущего магистрального цикла. Узел конвейерного формирования адреса передает эту опережающую информацию в подсистему памяти, позволяя, тем самым, одному банку памяти дешифрировать следующий магистральный цикл, в то время как другой банк реагирует на текущий магистральный цикл.
ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ МП 80386
Тактовая частота, МГц. 16, 20, 25, 33
Адресное пространство памяти:
физическое, Гбайт. ……………….4
виртуальное, Тбайт. …………….64
Число уровней защиты. …………. 4
Пропускная способность шины, Мбайт/с. 32
Число контактов корпуса с матричным
разложением выводов. …………132
Процессор 80486.
| МИКРОСХЕМЫ МИКРОПРОЦЕССОРНОГО НАБОРА 80486 |
| 80486 — быстродействующий 32-разрядный МП |
| 82596СА — 32-разрядный сопроцессор LAN |
| 82320 — контроллер магистрали Micro Chanel (MCA) |
| 82350 — контроллер магистрали EISA |
| 82С508 — микросхема программируемой логики, минимизирующая объем оборудования основной платы |
В 1989 г. Intel представила первого представителя семейства 80х86, содержащего более миллиона транзисторов в чипе. Этот чип во многом сходен с 80386. Он на 100% программно совместим с микропроцессорами 386(ТМ) DX чем более элементарные действия выполняются в каждой фазе работы конвейера, тем выше частота его работы. RISC — процессоры с самого начала ориентированы на реализацию всех возможностей ускорения арифметических операций, поэтому их конвейеры обладают значительно более высоким быстродействием, чем в CISC — процессорах. В результате чего, RISC — процессоры в 2 — 4 раза быстрее имеющих ту же тактовую частоту CISC — процессоров с обычной системой команд и высоко производительней, несмотря на больший объем программ, на (30 %). Дейв Паттерсон и Карло Секуин сформулировали 4 основных принципа RISC:
1.Любая операция должна выполняться за один такт, вне зависимости от ее типа.
2.Система команд должна содержать минимальное количество наиболее часто используемых простейших инструкций одинаковой длины.
3. Операции обработки данных реализуются только в формате “регистр — регистр“ ( операнды выбираются из оперативных регистров процессора, и результат операции записывается также в регистр; а обмен между оперативными регистрами и памятью выполняется только с помощью команд загрузки записи ).
4.Состав системы команд должен быть “ удобен “ для компиляции операторов языков высокого уровня.
Микропроцессоры с архитектурой CISC
Микропроцессоры с архитектурой CISC (Complex Instruction Set Computers) — архитектура вычислений с полной системой команд. Реализующие на уровне машинного языка комплексные наборы команд различной сложности (от простых, характерных для микропроцессора первого поколения, до значительной сложности, характерных для современных 32 -разрядных микропроцессоров типа 80486, 68040 и др.)
Организация первых моделей процессоров — i8086/8088 — была направлена, в частности, на сокращение объёма программ, критичного для систем того времени, отличавшихся малой оперативной памятью. Расширение спектра операций, реализуемых системой команд, позволило уменьшить размер программ, а также трудоёмкость их написания и отладки. Однако увеличение числа команд повысило трудоёмкость разработки их топологических и микропрограммных реализаций.
Последнее проявилось в удлинении сроков разработки CISC-процессоров, а также в проявлении различных ошибок в их работе. Кроме того, нерегулярность потока команд ограничила развитие топологии временным параллелизмом обработки инструкций на конвейере «выборка команды — дешифрация команды — выборка данных- вычисление- запись результата».
Эти недостатки обусловили необходимость разработки альтернативной архитектуры, нацеленной, прежде всего, на снижение нерегулярности потока команд уменьшением их общего количества. Это было реализовано в RISC-процессорах, название которых означает «чипы с сокращённой системой команд» (Reduced Instruction Set Computer). Одновременно «классические» процессоры получили обозначение CISC (Complex Instruction Set Computer) — компьютер со сложным набором инструкций.
На мировых рынках CISC-процессоры представлены, в основном, клонами процессоров Intel серии x86, производимыми AMD, Cyrix, а RISC — чипами Alpha, PowerPC, SPARC. Уступая во многом последним, процессоры x86 сохранили лидерство на рынке персональных систем лишь благодаря совместимости с программным обеспечением младших моделей, общая стоимость которого — в начале 90-х годов — составила несколько миллиардов долларов США.
Источник: arhivinfo.ru